台湾TSMC（Taiwan Semiconductor Manufacturing Company）社は2008年6月、40nmプロセスに対応した設計手法「リファレンス・フロー9.0」を発表した。ハ…

2008年6月5日 [Misc.] [半導体製造]

[DFM] [TSMC] [40nmプロセス] [リファレンス・フロー] [9.0] [8.0] [ハーフノード] [CPF] [UPF] [SSTA] [LPC] [CMP] [CAA]

微細プロセスにおけるリーク電流への対策に端を発し、ICに新たな消費電力削減手法が適用されるようになった。それらの手法は、考え方自体はシンプルで実効性も高いのだが、ICの設計をより複雑にするという側面も持つ。特に、検証工程については、確固たる方法論が確立されないまま今に至っている。この問題に対し、IC業界はどのように取り組んでいるのだろうか。

2009年2月号 [ソフトウェア/設計環境] [Misc.]

[IC] [電源] [クロック] [消費電力] [制御] [電圧] [パワー] [周波数] [CPF] [UPF] [ゲーティング] [アイランド] [動的] [スケーリング] [閾値]

携帯型端末などに用いるLSIには、当然のことながら、低消費電力化の実現が要求される。しかし、昨今では、それ以外の用途に向けたASICやSoCを設計する場合でも、低消費電力設計手法の適用が必須となっている。最新のプロセス技術を用いると、必然的にリーク電流が多くなってしまうからだ。本稿では、ASIC設計者が知っておくべき、消費電力の削減手法についてまとめる。

2007年9月号 [ロジック] [ソフトウェア/設計環境]

[EDA] [パワーゲーティング] [リーク電流] [CPF] [UPF] [クロックゲーティング] [低消費電力LSI] [ダイナミック消費電力] [マルチ閾値電圧] [マルチ電源電圧] [省電力メモリー] [電圧スケーリング]