携帯型端末などに用いるLSIには、当然のことながら、低消費電力化の実現が要求される。しかし、昨今では、それ以外の用途に向けたASICやSoCを設計する場合でも、低消費電力設計手法の適用が必須となっている。最新のプロセス技術を用いると、必然的にリーク電流が多くなってしまうからだ。本稿では、ASIC設計者が知っておくべき、消費電力の削減手法についてまとめる。

2007年9月号 [ロジック] [ソフトウェア/設計環境]

[EDA] [パワーゲーティング] [リーク電流] [CPF] [UPF] [クロックゲーティング] [低消費電力LSI] [ダイナミック消費電力] [マルチ閾値電圧] [マルチ電源電圧] [省電力メモリー] [電圧スケーリング]

デュアルスレッショルド電圧とパワーゲーティングの設計フローを用いれば、リーク電流とパフォーマンスの両方を、少ない労力で調整できる。

2006年5月号

[低消費電力] [デュアルスレッショルド] [パワーゲーティング] [リーク電流]