NEWS CENTER


アジレント、PCIe評価用のエラー挿入モジュールと
BER測定器を発表

[issued: 2009年2月3日]
この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録   
「Agilent N5323A PCIe ジャマー」
写真1 「Agilent N5323A PCIe ジャマー」
「Agilent J-BERT N4903B」
写真2 「Agilent J-BERT N4903B」

 アジレント・テクノロジーは2009年2月、PCI Express(以下、PCIe)のプロトコル評価向けに、エラーの挿入を可能にするモジュール「Agilent N5323A PCIe ジャマー(以下、PCIe ジャマー)」と、PCIe 2.0やQuickPath Interconnect(QPI)など次世代の高速シリアルインターフェース規格に対応したビット誤り率測定器(BERT)「Agilent J-BERT N4903B(以下、N4903B)」を同時に発表した(写真1、2)。N5323Aは販売、出荷ともに2009年2月に開始する。N4903Bについては2009年3月に販売開始、同4月に出荷を開始する予定となっている。

実環境でのエラー挿入が可能に
PCIe ジャマーの構成
図1 PCIe ジャマーとルートコンプレックス/エンドポイントの構成

 PCIe ジャマーは、ルートコンプレックスとエンドポイントの間に接続して使用する。ここで、ルートコンプレックスとはパソコンのマザーボードなど、エンドポイントとはLANカードやグラフィックスカードなどのアドインカードに当たる。図1(a)のように接続することで、PCIeのトランザクション層、データリンク層、物理層に、擬似的なエラーをリアルタイムで挿入することができる。擬似的なエラーとは、例えばランニングディスパリティエラー(8ビット/10ビットコードレベルのエラー)や不正なTLP(トランザクション層パケット)などで、どのレーンに挿入するかといったことも設定できる。図1(a)は、ルートコンプレックスからイベントAとイベントBが送られており、PCIe ジャマーでイベントAをイベントCというエラーに置き換えている(挿入している)例を表している。すなわち、PCIe ジャマーは、「任意のイベントを検出する機能と、そのイベントをエラーに置き換える機能を併せ持っている」(同社)ということである。

デモ時の構成
拡大写真
写真3 PCIe ジャマーのデモを行っている様子
デモ時の構成(上)と、PCIe ジャマーを接続した部分の拡大写真(下)。マザーボードに差し込んでいる部分がPCIe ジャマーで、その上にアドインカードが差し込んでいる。

 エラーはルートコンプレックスからエンドポイントへ、またはエンドポイントからルートコンプレックスへと、双方向に挿入することが可能だ。さらに、PCIe ジャマーとPCIeプロトコルアナライザを併用することで、エラーを挿入したときの挙動を確認できるようになっている(図1(b))。なお、PCIe ジャマーには、PCIe 1.0対応品とPCIe 2.0対応品がある。 

 PCIe ジャマーの最大の利点は、エラーが発生したときの評価を実環境で行えることだ。エラーのハンドリングは、信頼性の確保には欠かせないものである。しかし、実環境ではエラーが発生するタイミングやエラーの種類などを事前に知ることはできないため、従来はファームウエアを改変したりエクセサイザを用いたりして、エラーを発生させていた。エクセサイザとは、いわば「マザーボードやアドインカードのふりをするもの」(同社)で、エラーを発生させるには、そのためのプログラムを記述しなくてはならなかった。また、プログラムを書き換えてしまうということは、実システムとまったく同じ環境を再現することはできないということを意味する。つまり、エクセサイザを用いても、実環境レベルでのエラーハンドリング試験が行えるわけではなかった。アジレントの担当者は、PCIe ジャマーの開発背景について、「実環境でエラーを発生させたいとのニーズが強かった」ことを挙げている。

 写真3は、アドインカードにエラーを挿入するデモンストレーションにおける機材の構成を表している。この構成は図1(b)に対応する例である。PCIe ジャマーとプロトコルアナライザをマザーボードとアドインカードの間に接続し、実際にエラーを挿入したときにカードがどのような挙動を示すのかを確認しようというものだ。

正常動作時の応答結果
画面1 正常動作時の応答結果
エラー挿入時の応答結果(その1)
画面2 エラー挿入時の応答結果(その1)
エラーのハンドリングが正常に行われている場合の例。
エラー挿入時の応答結果(その2)
画面3 エラー挿入時の応答結果(その2)
エラーのハンドリングが正常に行われていない場合の例。

 PCIe ジャマーの制御は、USBを介して接続したパソコンで行っている。ここでは、10パケットに1回の頻度で、ランニングディスパリティエラーを発生させるように設定している。画面1~3は、正常動作時とエラー挿入時のアドインカードの挙動を表している。いずれも、プロトコルアナライザによる測定結果の画面である。画面1はエラーを挿入していない、すなわち正常に動作しているときの状態である。ダウンストリーム/アップストリームの動きを見ると、CPUから送られた「Config Read Type 0」という命令にアドインカードは「Ack」で応答、命令に対する処理が完了したら「Completion with data」をCPUに送り、さらにCPUが「Ack」と応答するという一連のやり取りを繰り返している。画面2には、エラーを挿入した個所が赤枠で示されている。赤枠で囲まれた「Config Read Type 0」の命令にはエラーが含まれているため、アドインカードは正常に反応できずに「Nak」と返している。「Nak」を受け取ったCPUはすぐさま「Config Read Type 0」の命令を再度発行し、今度は正常にやり取りが完了したことが示されている。この結果から、アドインカードのエラーハンドリングは正常に行われていると評価できる。一方、画面3では2パケットに1度エラーを発生させている。1度目のエラー(上部の赤枠)では画面2と同様に「Nak」と応答しているが、2度目のエラー(下部の赤枠)では、エラーが起こってもアドインカードが「Nak」と返さなかったため、CPUはしばらく応答を待った後に再度命令を送っている。2度目の命令までにかかる時間は、「Nak」がある場合は約1.4μsだが、「Nak」がない場合は約524μsと、大幅に差がある。PCIe ジャマーで擬似的なエラーを挿入したことにより、アドインカードのエラーハンドリングが、すべてのエラーに対して正常に行われているわけではないということが判明したという例である。

 エラー挿入シーケンサ(条件)の設定画面には、GUI(Graphical User Interface)を用いている。シーケンサを選択し、設定ボックスにドラッグするだけで簡単に設定が行えるため、テストのシナリオを記述する手間を省くことができるという。

 PCIe ジャマーは、ホストシステムのOSに依存せず、「Windows」やLinuxなどに対応できる。また、エラー挿入については、100種類以上の既定パターン(あらかじめエラーの定義が設定されているもの)や25種類のエラーアクションなど、豊富なシーケンサを用意している。PCIe ジャマーの価格の例は表1のとおり。

価格例
表1 PCIe ジャマーの価格例
フォワードクロッキングにも対応したBERT

 N4903Bは、最大12.5ギガビット/秒(Gbps)の高速シリアルインターフェースに対応したBERTである。アジレントは2005年10月に、同種の製品である「Agilent N4903A」を発表しているが、N4903Bはその後継機種となる。N4903Aとの最大の相違点は、フォワードクロック方式にも対応しているという点だ。

 現在、シリアルインターフェースの転送方式は2種類ある。PCIeなどに採用されているエンベデッドクロック方式と、QPI、HyperTransport、FB-DIMM(Fully-buffered DIMM) 2などに採用されているフォワードクロック方式だ。フォワードクロック方式とは、伝送経路を2本用意し、1本でデータ信号を送信し、もう1本でデータレートの半分の速度(ハーフレート)のクロック信号を送信するという方式だ。このため、データ信号だけではなく、クロック信号にもジッターを付加してジッター耐力やマージンの評価を行いたいといったニーズが増えているという。こうした要望に応えて開発されたのが、N4903Bである。アジレントの担当者は、「既知のジッターを精度良く付加できることと、BER(ビット誤り率)を正確に測定できることの2点が非常に重要だ」と説明する。

 N4903Bには、7Gbps対応品と12.5Gbps対応品の2種類がある。両製品とも、クロックとデータの両方にジッターを付加することができる。さらに、用途に合わせてオプションの機能を組み合わせることも可能だ。例えば、フォワードクロック方式のシリアル信号のBERを測定する用途向けには、デューティサイクル歪(ひずみ)を付加したハーフレートクロックを生成する機能などがある。

 また、周期性ジッターとランダムジッターの両方を付加することができるオプション機能を用いれば、PCIe 2.0やUSB 3.0、DisplayPortなど、最新のシリアルバスの受信試験に準拠したジッターを発生できるようになる。このオプションを搭載することで、従来は複数の測定器を用いて行っていた受信試験を、1台で実施することが可能になるという。

 N4903Bの販売価格は、7Gbps対応品が約1500万円から、12.5Gbps対応品が約2000万円からとなっている。オプションの価格は、ハーフレートクロックの発生器が約270万円で、周期性ジッター/ランダムジッターの発生器が約320万円。また、N4903Aからのアップグレードも可能となっている。

(村尾 麻悠子)

この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録   

Sponsor Links [ PR ]

関連情報  by  Supplier Showcase

EDN RESOURCE CENTERpowered by Supplier Showcase

  • AHB Master Transactor AHB Master Transactor

    システムレベル・仮想プラットフォームを手早く構築するためのトランザクタからなる仮想コンポーネント・ライブラリをご紹介します。ZeBuの仮想プラットフォームは、M…[日本イヴ]


  • ZeBu-Server エンタープライズエミュレータ ZeBu-Server エンタープライズエミュレータ

    検証の新しいアプローチEVEは、 ASIC/SoCデバッグと組み込みソフトウェア検証の両方を対象として、従来のエミュレーションとラピッドプロトタイピング・システ…[日本イヴ]


SPECIAL CONTENTS [ PR ]

最新ニュース

キーワードタグ一覧