NEWS CENTER


Synplicity社、セキュアなFPGA設計フローを発表

[issued: 2008年4月16日]
この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録   

 米Synplicity社は、2008年4月に開催された組み込みシステムの展示会「Embedded Systems Conference(ESC)」において、完全に暗号化されたFPGA設計フロー「ReadyIP program」を発表した。同社の論理合成ツール「Synplify Pro」または「Synplify Premier」を使用している設計者は、サードパーティベンダーのIP(intellectual property)を簡単に評価して、自身の設計に組み込むことが可能になるという。

 ReadyIP programには、Synplicity社の暗号化/デジタル著作権管理技術「OpenIP」、ベンダー非依存のIP統合技術「System Designer」のほか、Synplicity社のFPGA設計ツールからサードパーティのIPにインターネット経由でアクセスする機能「プッシュボタン」などが含まれている。

 また、ReadyIP programの特徴について同社は、「サードパーティのIPの統合を簡素化することに加え、組織内でのIPの安全な共有および再利用が容易になる」と説明している。

 ReadyIP programを使用することで、設計者は英ARM社のFPGA向けプロセッサ「Cortex-M1」を自由に評価することが可能になる。ESCの会場では、Synplicity社のFPGA論理合成ツールを使用して設計された米CAST社のペリフェラルIPを含むCortex-M1ベースのアプリケーションに関するデモが行なわれた。

(Electronic News)

この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録   

Sponsor Links [ PR ]

関連情報  by  Supplier Showcase

EDN RESOURCE CENTERpowered by Supplier Showcase

SPECIAL CONTENTS [ PR ]

最新ニュース

キーワードタグ一覧