NEWS CENTER


「Microprocessor Forum 2007」リポート(その2)
Intel社の次世代プロセッサ向けプロセス技術とアーキテクチャ

[issued: 2007年5月23日]
この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録   

写真1 Microprocessor Forum 2007の会場

写真2 Intel社のMark Bohr氏

 米国サンノゼで開催中の「Microprocessor Forum 2007」。2日目(5月22日)のカンファレンスでは、米Intel社とデンソーによる2つの基調講演と「コンピュータ技術の進歩」、「電力削減技術」、「車載プロセッサ」の3つのテーマに基づいたセッションで8つの講演が行われた(写真1)。

 米Intel社による基調講演では、同社シニアフェローを務めるMark Bohr氏が「省電力プロセッサへの新時代」と題した講演を行った(写真2)。同社は、プロセス技術の微細化に伴うリーク電流増加に対応するために、 High-k絶縁膜とメタルゲート電極の技術を開発した。同社の45nmプロセス技術は、これらによって実現された。Bohr氏は、「当社は、45nm以降の微細プロセスのために、カーボンナノチューブ、3Dトランジスタ、ナノワイヤーなどの技術開発を行う(図1)」とした上で、「Intel社は、ユーザーにムーアの法則のメリットを提供し続けることを約束する」と宣言した。

“テラプロセッサ”の実現を目指す

 基調講演に続く「コンピュータ技術の進歩」と題したセッションでは、Intel社の次世代プロセッサで用いられるアーキテクチャに関して3つの講演が行われた。

 1つ目の講演のスピーカを務めたのは、Intel社シニアエンジニアのSteven Fischer氏。同氏は、45nmプロセス技術を用いた「Penryn」を取り上げ、それに追加された技術や機能について説明した。

 Fischer氏は、Penrynのマイクロアーキテクチャ(図2)の特徴として、4インストラクション/サイクルでパイプラインが14段であること、省電力化技術の「Deep Power Down Technology」やシングルスレッド実行時の高速化技術「Enhanced Dynamic Acceleration Technology」が適用されていること、第4世代のストリーミングSIMD拡張命令である「SSE4」などが追加されていることを挙げた。特に SSE4は、画像処理用途に最適化されており、同社既存のプロセッサと比較して2~3倍高速だという(図3)。加えて、OSの仮想化を行う際に用いる命令である「VT-x」の処理が高速になり、仮想OSの切り替え時間は25~75%短縮されるという。

 2つ目は講演は、「テラプロセッサの夜明け」と題して、Intel社フェロー兼テラプロセッサコンピューティングリサーチ部門ディレクタのJim Held氏によって行われた。同氏は、「マシンビジョン、レイトレーシング、物理シミュレーション、フィナンシャルアナリシスでは、プロセッサによる莫大な演算処理が必要となる」と指摘。「そこに、テラプロセッサ(1テラFLOPSの演算能力を備えたプロセッサ)の需要がある」とテラプロセッサの必要性を説明した。

 Intel社はすでに80コアのプロセッサを試作しており、会場ではそれを用いたデモが行われた(写真3)。Held氏は、「このプロセッサを試作レベルから製品レベルにするためには、メタステーブルの発生を防ぎつつ省電力化を図る『Mesochronous Clocking』技術や、高帯域の内部バスを実現する『2Dメッシュインターコネクト』技術、細粒度のパワーマネージメント技術などが鍵となる」と述べ、商用化に向けた技術開発が着々と進んでいることを匂わせた。

 3つ目の講演では、Intel社で主任リサーチサイエンティストを務めるRavi Iyer氏により、テラプロセッサのメモリーアーキテクチャについての説明が行われた。同氏は「テラプロセッサで高いパフォーマンスを実現するためには、演算能力に見合った高いメモリー帯域が必要だ」と説明。高いメモリー帯域を実現する方法として、同氏は、階層共有メモリー、L2キャッシュのNCID (Non-inclusiveCache, InclusiveDirector)、DRAMとプロセッサを1つのパッケージに集積するON-Socket DRAM技術(図4)、アプリケーションの優先度に応じて各コアが使用するキャッシュメモリーのサイズを変える「QoS-Aware Cache/Memory」などが紹介された。

 このセッションは、テラプロセッサに対するIntel社の意気込みの強さを感じさせるものであった。

写真3 試作したテラプロセッサ 冷却システムに覆われており、プロセッサ自体は見えない。処理能力は1テラFLOPSで消費電力は97W。5GHzでの動作を目標としている。


写真3 試作したテラプロセッサ
冷却システムに覆われており、プロセッサ自体は見えない。 処理能力は1テラFLOPSで消費電力は97W。5GHzでの動作を目標としている。
この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録   

Sponsor Links [ PR ]

EDN RESOURCE CENTERpowered by Supplier Showcase

  • ZeBu-Server エンタープライズエミュレータ ZeBu-Server エンタープライズエミュレータ

    検証の新しいアプローチEVEは、 ASIC/SoCデバッグと組み込みソフトウェア検証の両方を対象として、従来のエミュレーションとラピッドプロトタイピング・システ…[日本イヴ]


  • AHB Master Transactor AHB Master Transactor

    システムレベル・仮想プラットフォームを手早く構築するためのトランザクタからなる仮想コンポーネント・ライブラリをご紹介します。ZeBuの仮想プラットフォームは、M…[日本イヴ]


SPECIAL CONTENTS [ PR ]

最新ニュース

キーワードタグ一覧