欧州連合(EU)の欧州委員会(EC)が運営するIST(Information Society Technologies)はVertigoプロジェクトを立ち上げた。同プロジェクトは、欧州エレクトロニクス産業の競争力が組み込みシステム市場において高いレベルで維持されることを目的として結成された。

　Vertigoプロジェクトは、組み込みシステムの設計用ワークベンチの検証とバリデーションを活動の基盤とする。伊仏合弁の STMicroelectronics社が主導し、フランスAerieLogic社、英TransEDA Systems社、および欧州の4つの大学(スウェーデンのLinkopings大学、英国のSouthampton大学、エストニアのTallinn大学、イタリアのVerona大学)が参画している。コンフィギュラブルなプラットフォーム上に構築する組み込みシステムのためのアーキテクチャのモデリング、実装、検証を強化するための方法論を開発している。

　Vertigoプロジェクトの活動は、システムレベルのモデリングやトランザクションレベルで行われる検証、従来のRTLサインオフ記述との間のギャップを埋めることを目的としている。同プロジェクトはビヘイビア合成は対象としないが、各種のトランザクションレベルモデルとRTLとの一貫性の確認が容易に行えるようにする。STMicroelectronics社が開発した組み込みシステムを用いるケーススタディでは、TLMとRTLの両方を対象とする混合レベル/混合言語フローを集中的に研究する。

　STMicroelectronics社の機能検証サポート部門を率いるUmberto Rossi氏は、「Vertigoプロジェクトにより、技術的な突破口をいくつか作りたいと考えている」と発表の中で語った。「中でも最も重要なのは、さまざまな抽象レベル間のシステムバリデーションが可能で、TLMとRTLに共通するカバレッジ基準を開発することである」。

　Vertigoプロジェクトは、設計フローのモデリングと検証のさまざまな段階(TLMレベル、RTLレベル、モジュールレベル、システムレベルなど) に寄与する、シミュレーションに基いたアプローチと統合されたいくつかの形式手法の研究を行う。それ以外に、TLMとカバレッジ測定のための関連メトリクスに重点を置いた、静的検証と動的検証の両方で使用可能なアサーション方式の開発も行う。最後に、組み込みプラットフォームの試験を目的としたソフトウエアルーチンの開発を行うことが可能なソフトウエア/ハードウエア協調検証環境のプロトタイプを作ることを明らかにした。

　Vertigoプロジェクトは2006年6月1日に開始されており、2008年11月30日まで続く予定である。

(Electronic News)