2006年11月7日～8日の2日間にわたり、東京新高輪ホテルにおいて、「フォール・マイクロプロセッサ・フォーラムジャパン2006」(主催：リード・ビジネス・インフォーメーション)が開催された。「最新・高性能プロセッサの低消費電力化」の副題の下、日米欧、そしてアジアの企業により、マイクロプロセッサの最新技術に関する20以上の講演が行われた。ここでは、米IBM社、Microsoft社、英ARM社、 NTTドコモの4社によって行われた基調講演の内容を基に、次世代携帯機器向けLSIに求められること、微細プロセスにおける設計/製造上の課題、その対策などについてレポートする。

NTTドコモの千葉 耕司氏

　「Super3Gのサービスの実現には、45nmプロセス技術を用いたチップ開発が必須だ。関連企業には、技術の早期立ち上げを強く望む」——NTTドコモで研究開発本部移動機開発部次長を務める千葉耕司氏は、「Super3G携帯電話以降のプロセッサ技術仕様」と題した講演で、通信事業者の立場から、次世代携帯電話サービスに必要となる技術に関して解説した(別掲記事「Super3Gの実現に向け、NTTドコモが業界に望むこと」を参照)。そこで強調されたことの1つが45nmプロセスの重要性である。
　Super3Gでは、第3世代携帯電話(3G)サービスと比べて、2～2.3倍程度のゲート数が必要になるという。携帯電話端末のサイズを肥大化させないためにも、またコスト削減のためにも、45nmプロセス技術を用いた高集積度のデバイスの開発が必須の課題となる。
　また、微細プロセスにはリーク電流の問題があるが、千葉氏は「LSIの低消費電力化はもちろんだが、例えば電源周りの低消費電力化といったことも重要だ」と指摘し、端末の消費電力削減のために、低消費電力化技術の早期確立を幅広く求めた。

IBM社のRaymond Bryant氏

　45nmプロセス技術の開発には、すでに多くの企業が取り組んでいる。そうした企業の1つがIBM社だ。今回のフォーラムでは、同社エンジニアリング＆テクノロジーサービス部門のアジアパシフィックディレクタを務めるRaymond Bryant氏が「The 45nm generation：Solving the difficult dilimmas(45nm世代の困難な課題を解決する)」と題した講演において、同社が45nmプロセス技術開発で直面した問題と、それへの対応策について述べた。同社は、45nmプロセス技術の実用化に向け、最終的な確認の段階に入っており、2008年末には、量産が開始される予定だという。
　Bryant氏は、「45nmプロセスは物性の限界に近づいている。ゲート酸化膜は原子数個分の厚さとなり、原子の数が1つばらつくと、性能が数十パーセント変化する」と語り、45nmプロセスにおけるばらつきの問題を指摘した。「ばらつきが大きすぎると、集積度を高められること以外に、45nmプロセスを採用するメリットが得られなくなる」(同氏)という。中でも、「微細化による処理性能の向上が得られないことが大きな問題だ」と同氏は続けた。
　処理性能が伸びない原因は、配線間の距離が近くなることによる信号遅延、ならびにばらつきである。この問題に対し、IBM社では、トランジスタ性能を高めることで対応している。具体的には、多孔質Low-k材料の使用、歪シリコン技術を用いる。前者については、65nm世代ではk値が2.7～3.0程度であったが、45nmプロセスではこれを2.4～2.6程度とする。後者については、デュアルストレス膜の採用、ストレスメモリー技術、埋め込みSiGe などの技術によって対応した。Bryant氏は、「32nm/25nmプロセス技術においては、より誘電率の低い新たな材料が求められる」と次世代プロセスの課題も指摘した。
　ばらつきは速度だけではなく、歩留りにも悪影響を与える。90nmまでは、設計時に静的タイミング解析(STA：static timing analysis)を行うことで性能を評価できたが、45nm以降のプロセスではこの手法は有効ではない。なぜなら、この方法では理論上非常に大きなマージンを確保しなければならず、現実的な設計が行えないからだ。そこで、IBM社では、統計的タイミング解析(SSTA：statistical static timing analysis)の利用を進めている。しかし、同解析手法を用いるには、製造パートナー(ファブ)から詳細なプロセスデータを得る必要がある。つまり、ファブとより強固なパートナーシップを築かなければプロセスデータは入手できない。「すでに解析手法とツールは存在する。後は情報交換が行える関係を築くだけだ」(Bryant氏)と語る。
　加えて、Bryant氏は、DFM(design for manufacturing：製造を意識した設計)やDFT(design for testing：試験を意識した設計)の重要性も説いた。「設計初期の段階から、製造、評価について考えること、試験を繰り返すこと、製造パートナーと親密なやり取りをすることで、45nmプロセスでも1回の試作で目標の性能が達成できるだろう」(同氏)と述べた。

ARM社のJohn Cornish氏

　低消費電力化のための対策として、IBM社のBryant氏は、クロックゲーティング技術やパワーゲーティング技術、マルチ閾(しきい)値電圧などの技術について触れた。その上で、特に45nmプロセスにおいては、チップ全体/一部の電源電圧を動的に変更する「電圧スケーリング」や、同様に周波数を動的に変更する「周波数スケーリング」、マルチプロセッサによる負荷分散などの技術が重要になるとした。 　ARM社でプロセッサ部門のバイスプレジデントを務めるJohn Cornish氏は、「Priorities in Energy-Optimized Processing(消費電力を最適化するプロセッサの設計手法)」と題し、プロセッサの低消費電力手法について講演した。その中で同氏は、IBM社の Bryant氏も触れたマルチプロセッサ構成について詳しく説明した。 　例えば、携帯電話端末では、通話時や待機時にはLSIによる制御/演算処理量は少なく、低負荷の状態にある。それに対し、動画を再生しているときや、ゲームを行っているときには非常に大きな負荷が発生する。このような負荷の変動に対しては、消費電力の少ない低速プロセッサと処理性能の高い高速プロセッサを組み合わせた非対称マルチプロセッサが有効だという。 　マルチプロセッサを用いた場合、実際に行う制御/演算量に応じて動的に処理能力を変更することができる。これにより、消費電力を抑えることが可能になる。逆にいえば、不要な部分の消費電力を抑える技術が重要である。そうした技術の1つがパワーゲーティング技術だが、もう1つプロセッサの待機時の消費電力を下げる技術として、Cornish氏は状態保持レジスタを紹介した。 　高速動作を目的とするセルは、低い閾値電圧で動作する半面、リーク電流が大きいという問題がある。こうしたセルによって、待機時にもデータを保持しようとすると、無駄な電力を消費してしまうことになる。そこで、高い閾値電圧で動作する、状態保持のための専用レジスタを用意するのである。これにより、低い閾値電圧で動作するセルのクロックを停止して状態を保持した場合に比べ、消費電力は約1/40になるという。 　また、IBM社のBryant氏も指摘していた「大きすぎるマージンの確保」という問題に対して、Cornish氏は「Razor」という新技術を紹介した。これは現在、ARM社が米ミシガン大学と共同で開発しているものである。これは、設計時にまったくエラーが発生しないようにマージンを確保するのでなく、エラーが発生した際の対処に着目した技術だ。具体的には、低電圧で回路を動作させ、タイミングエラーが発生した場合には、そのエラーを検出し、修復する回路を設ける。Cornish氏は、それによって消費電力を40％ほど削減できた例を示した(図1)。

Microsoft社のKurt Kennett氏

　米Microsoft社でWindows CEドライバの開発主任を務めるKurt Kennett氏は、ソフトウエアベンダーから見た低消費電力化をテーマとして講演を行った。「Balancing HW/SW for Power Efficiency(高性能・低消費電力のためのハードとソフトのバランス設計)」と題した講演の冒頭で、同氏は「この10年間、ほかの機器/部品と比べて、電池はほとんど進化していない」と指摘。機器のユーザーに電池のことを意識させないために、ハードウエア/ソフトウエアの技術者が何をすべきかということを説明した。 　Kennett氏は、音声通話機能付きPDA端末の各動作状況別の電力消費量を例にとった。それによれば、典型的な例では、通常のPDA機能の利用時で 20％、通話時に37％の電力を使用する。そして、全体の25％を消費するスタンバイ状態と37％を消費する同期機能には、ハードウエアとソフトウエアの両方が互いに大きくかかわっている。後者の部分については、ソフトウエア制御によってある程度、消費電力を改善できるはずだという。一方、前者のPDA機能の利用時、通話時については、ハードウエア側の努力が必要だ。このような分析を個々のアプリケーションごとに行い、ソフトウエアとハードウエアごとに最適なバランスを見つけなければならない。 　例えば、パワーゲーディング、クロックゲーティング、さらには電圧スケーリングや周波数スケーリングといった技術は、ソフトウエア処理によってハードウエアを制御して省電力化を図る。そのために、ソフトウエア開発者の立場からは以下のようなことを要望したいと同氏は語る。 　「ハードウエア側には、低消費電力化を容易に行うために、簡単なインターフェースを用意しておいてほしい。そのインターフェースを用いれば、アプリケーションごとに必要な機能ブロックが省電力化の対象となるようになっていることが望ましい。また、ハードウエアは、ソフトウエア側がいつでも簡単に現在の消費電力を取得できるようなインターフェース機能を備えていてほしい。こうしたことにより、ソフトウエアとハードウエアの協調により、効率良く消費電力を削減することが可能になる」。 　加えて同氏は、ソフトウエアによって実現できる低消費電力化の例として、ユーザーの行動を予測し、使用しないであろう機能の電源を自動的に遮断するような電力マネジメント機能をOSで提供するといった工夫を紹介した。 (小野 明久、飴本 健)