読者アンケート ニュースレター登録 雑誌の無償購読お申込み
文字サイズ変更小中大

MAGAZINE ARTICLES

Pulse
RSS RSS

Rambus社、携帯機器向け高速メモリーインターフェース技術を発表

[issued: 2009年3月号]
[メモリー] [Misc.]

この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録    この記事が掲載されている雑誌この記事が掲載されている雑誌

写真1　テストチップの外観
中央の黒く覆われた部分が開発したテストチップ。

　米Rambus社は2009年2月、携帯機器向けの高速メモリーインターフェース技術「MMI（Mobile Memory Initiative）」を発表した。データレートが最大4.3ギガビット/秒のMMI技術を用いることで、消費電力を抑えつつ、メモリー帯域幅は最大17ギガバイト/秒を実現できる。これは、現行の高性能な家庭用ゲーム機器やパソコンに搭載されているグラフィックスメモリーカードに匹敵するデータ転送速度を携帯機器でも実現可能になるということを意味する。同社は、2012年ごろに商品化されるスマートホンや携帯型ゲーム機器にMMI技術が採用されると見ている。

　MMI技術は、主に3つの技術を組み合わせて実現した。1つはVLSD（Very Low-Swing Differential Signaling）技術であり、電圧（振幅）を100mVと小さくすることで高いデータレートを実現した。2つ目が「FlexClockingアーキテクチャ」で、メモリーコントローラ側に内蔵したPLL（Phase Locked Loop）が生成したクロックをDRAMチップ側にも供給するというものだ。これにより、DRAMチップ側にクロック発生回路を設ける必要がなく、チップのコストダウンや消費電力削減が可能となる。3つ目は「APSM（Advanced Power State Management）」技術。FlexClockingアーキテクチャと組み合わせて使用することで、動作状況に応じてクロックを一時停止させることができる。ディープパワーダウンモードから動作モードに復帰させる時間も、テストチップ（写真1）で評価したところ50ns以下と短く抑えられていたという。

　同社が開発したテストチップは、40nmプロセス技術で製造した。MMI技術を使ったメモリーコントローラとDRAMチップを積層し、パッケージングを行っている。テストチップにおけるメモリーインターフェースの消費電力は最大230mWで、従来に比べ1/3～1/4に削減した。3つの技術のうち、特にVLSD技術が消費電力低減に大きな効果を示したという。

（馬本 隆綱）

この記事を : 印刷する 印刷   メールで送る メールで送る   ブックマーク はてなブックマークに登録 この記事をクリップ Buzzurlにブックマーク Yahoo!ブックマークに登録    この記事が掲載されている雑誌この記事が掲載されている雑誌

この記事のキーワードタグ

DRAM メモリー インターフェース PLL Rambus MMI VLSD FlexClocking APSM

Sponsor Links [ PR ]

関連情報  by  Supplier Showcase

EDN RESOURCE CENTERpowered by Supplier Showcase

SPECIAL CONTENTS [ PR ]

最新ニュース

このコーナーのバックナンバー

キーワードタグ一覧

A_More キーワードタグ一覧を見る