米MIPS Technologies社は2008年2月、HDMI（high definition multimedia interface）の送信IP（intellectual property）コアと受信IPコアを発表した（図1）。いずれも65nmのプロセス技術に対応したもので、携帯電話機などで用いるSoC（system on chip）のHDMI対応を容易にするという。

図1　MIPS社から提供されるHDMI IPコアの製品内容
IPコアだけでなくソフトウエアも提供される。

　MIPS社のHDMI送信IPコアは特に携帯電話機向けに最適化されており、65nmプロセスのSoCに組み込んだ場合、1mm²以下の面積と55mW以下の消費電力を実現する。最大転送レートは4.95ギガビット/秒（1リンク当たり1.65ギガバイト/秒）で、最大解像度が 1080p、フレームレートが60Hzの映像を出力することができる。また、最大10.2ギガビット/秒（1リンク当たり3.4ギガビット/秒）の転送レートをサポートするバージョンも提供されており、1440pの解像度で120Hzのフレームレートの映像や、色分解能の高い「DeepColor」に対応した映像を送信することが可能だ。さらに、オプションで著作権保護技術のHDCP（high bandwidth digital content protection）を処理するモジュールを組み込むこともできる。携帯電話機以外にも、デジタルカメラやデジタルビデオカメラ、携帯型メディアプレーヤ、ゲーム機といった携帯型端末で利用できる。

　同IPコアは、送信用の物理層（physical layer：PHY）とコントローラで構成される。物理層は、LVDS（low voltage differential signaling）ドライバや8ビットデータを10ビットデータに変換するTMDS（transition minimized differencial signaling）エンコーダ、シリアライザ、PLL（phase locked loop）、コントローラインターフェース、テスト回路などで構成される。一方のコントローラは、ビデオ/オーディオサンプラやカラースペースコンバータ、HDCP暗号器、EDID（extended display identification data）/HDCP調停器、ホストバスインターフェース、DMA（direct memory access）コントローラなどで構成される。

　こうした機能ブロックはモジュール化されており、用途に合った最適な構成をとることができる。例えば、必要に応じて機能ブロックを削除することで、HDMI IC製品や競業他社が提供するフルスペックのHDMI送信IPコアと比較して、回路面積や消費電力の削減を図ることが可能だ。また、DMAコントローラを利用できるという特徴から、システムメモリー上の映像/音声データにプロセッサとは独立してアクセスすることが可能である。これにより、プロセッサの処理負荷を低減できる。さらに、従来のHDMI送信IPコアでは、S/PDIF（Sony Philips digital interface）やI²Sなどのインターフェースを用いて音声データを伝送していた。それに対してMIPS社のIPは、上記のシリアルインターフェースに加えて、OCP（open core protocol）やAPB（advanced peripheral bus）、AHB（advanced high performance bus）などのパラレルバスによる伝送も可能である。このことによって、オーディオデータをSoC内部で一度パラレル‐シリアル変換し、再びシリアル‐パラレル変換するという無駄な処理を省き、消費電力/回路面積を削減できる利点がある。

　一方のHDMI受信IPコアは、オランダNXP Semiconductors社が開発したHDMI受信技術のライセンス供与を受けてMIPS社がカスタマイズしたものだ。転送レートが最大10.2ギガビット/秒で、解像度が1440p、フレームレートが120Hzの映像を受信することができる。また、同IPもオプションでHDCPを処理するモジュールを組み込むことができる。主に高品位デジタルテレビやセットトップボックスなどの家庭用デジタル機器をターゲットとする。

　MIPS社のHDMI送信IPコア/受信IPコアは、物理層のレイアウトデータ、コントローラのソースコード、プロセッサ向けのCプログラムなどで構成される。物理層のレイアウトデータは、半導体ファウンドリ各社のプロセスに対応する。

　HDMI対応機器では、一般的に、HDMI送信ICやHDMI受信ICをSoCに外付けしている。その理由の1つとしては、HDMIインターフェースの物理層に必要なアナログ回路を65nmなどの微細プロセス技術で実装するのが難しいことが挙げられる。MIPS社は2007年8月、USB 2.0のIPコアなどを提供するミックスドシグナルIPベンダーであるポルトガルのChipidea Microelectronics社を買収した。今回発表された両IPコアを設計したのはChipidea Microelectronics社から移籍したグループである。MIPS社のビジネスデベロプメント＆コーポレートリレーション部門バイスプレジデントを務めるMark Tyndall氏は、「競合他社は65nm以下のプロセス技術におけるアナログIPコアの実績が少ない」と指摘する。その上で、「MIPS社は、USB 2.0のミックスドシグナルIPコアを45nmや65nmのプロセス技術に対してすでに提供している」（同氏）と同社の実績をアピールした。同社は6カ月以内に、45nmプロセスに対応した送信IPコア/受信IPコアも発表する予定だ。

　また、Tyndall氏はこの両IPコアを提供する効果について、「今日の携帯電話機の多くは、高解像度の画像を撮影できるカメラを搭載している。しかし、従来は撮影した画像をテレビなどに直接出力することができなかった。われわれのIPコアを用いれば、最先端のプロセス技術を用いる携帯電話機向けの SoCにHDMIインターフェースを容易に組み込むことができる。それにより、携帯電話機から高解像度の映像を直接出力することが可能になるだろう」と語った。MIPS社は、携帯電話機にHDMIが搭載されることによって、従来の予想を上回るペースでHDMI対応機器が増加すると見ている。具体的には、 2009年にはDVDプレーヤやセットトップボックスなどを含めたHDMI対応機器の総数が10億台に上ると予測している。

（小野 明久）

連絡先：ミップス・テクノロジーズ、03-5733-9541