2007.1

45nm以降のプロセスに向けた新技術が登場 High-kと親和性の良いゲート電極を低コストで実現可能に

45nm以降のプロセス技術には、解決しなければならないさまざまな課題がある。その1つが、High-k絶縁膜と親和性の良いゲート電極の製造方法である。ルネサス テクノロジと東芝がそのための新技術を相次いで発表した。 High-k絶縁膜とメタルゲート電極 　トランジスタの微細化が進み、ゲート絶縁膜は、原子数個分まで薄くなった。その結果、トンネリング現象によりゲート絶縁膜の障壁を越えて電荷が移動し、リーク電流が増大するという問題が発生した。この問題に対しては絶縁膜を厚くするという方法が考えられる。しかし、単純に厚くすると、誘起される電荷の量が減り、トランジスタの増幅率やスイッチング性能が悪くなってしまう。そこで、誘起される電荷を多くするために、ハフニウム（Hf）などを用いたHigh-k（誘電率が高い）絶縁膜が開発された。 　しかし、High-k材料を使用することにより、新たな問題が生じた。High-k絶縁膜とポリシリコンゲート電極の界面では、フェルミレベルピンニングと呼ばれる現象が発生する。この現象によってキャリアの固定やゲートの空乏化が引き起こされ、トランジスタが動作不良を起こしたり、閾（しきい）値電圧の上昇によりスイッチング性能が低下したりする。 　このフェルミレベルピンニングに対しては、ゲート電極の材料を従来のポリシリコンからHigh-k絶縁膜と接合性の良いメタル（金属）に変更する方法が有効である。最近では、n型とp型トランジスタの両方にメタルゲート電極を用いてHigh-k絶縁膜と組み合わせる、デュアルメタルゲート型トランジスタの研究開発が盛んに行われている。しかし、このデュアルメタルゲート型トランジスタにも課題がある。デュアルメタルゲートではn型とp型それぞれに適した2種類の材料が必要になる。その2種類の金属は加工性が異なるため、それぞれに適した専用の装置を用いなければならない。このことは製造工程の複雑化を招き、製造コストが高くなるという問題を生み出す。 　このデュアルメタルゲート電極を、新たな工程を適用することによって低いコストで実現しようとする試みが行われている。電子デバイスに関する国際会議「2006 IEDM（IEEE international electron devices meeting）」において、ルネサス テクノロジは従来のn型ポリシリコンをn/p両方のゲート電極の基材に使用し、p型ゲート電極と絶縁膜の接触面にのみ窒化チタンを使用するという技術を発表した。対して東芝は、同会議において、n/p両方のゲート電極の基材にニッケルフルシリサイド（Ni-FUSI：Ni-fully silicided）を使用し、n型ゲート電極と絶縁膜の接触面にのみアルミニウム（Al）を使用するという技術を発表した。共に45nm以降のプロセスの製造工程を簡素化し、低コスト化を実現する技術として注目される。 ハイブリッドゲート構造による低コスト化 　ルネサス テクノロジは、45nm以降のプロセス向けに、窒化チタン（TiN）メタルゲート電極とポリシリコンゲート電極を使用したハイブリッドトランジスタ構造のCMIS（complementary metal insulator semiconductor：相補型金属絶縁膜半導体）トランジスタを開発した。この技術により製造コストの削減と低消費電力化、高性能化の実現が可能だという。 　先述したように、ポリシリコンとHigh-k材料であるハフニウムシリコン酸窒化絶縁膜（HfSiON絶縁膜）を組み合わせる構造にした場合、閾値電圧が高くなる。この問題に対し、同社はp型トランジスタのゲート電極については窒化チタンのメタルゲートを採用した。窒化チタンのメタルゲート電極によって、フェルミレベルピンニングを抑えることが可能になる。加えて、チャンネル部にフッ素を注入し正孔の移動度を増加させる技術を用いた。この技術により、p型トランジスタの閾値電圧を0.25V低下させ、駆動能力を70％高めることが可能になったという。 　しかし、HfSiON絶縁膜と窒化チタンゲート電極の組み合わせを用いると、製造上の要因でトランジスタ性能が低下するという別の問題が発生する。この組み合わせの場合、1000℃以上で窒化チタンを高温処理する必要がある。その際、HfSiON絶縁膜中のハフニウムが窒化チタンゲート電極側に熱拡散する。ハフニウムが拡散したゲート電極部分は絶縁膜と同様の性質を備えることになり、ゲートの空乏化を招き、トランジスタの閾値電圧を上昇させてしまう。 　この問題に対し、同社は窒素アニール工程を追加した。窒素アニールによってHfSiON絶縁膜中のハフニウムの結合を強化し、窒化チタンゲート電極へのハフニウムの拡散を抑制することを可能にした（図1）。さらに、この処理によってHfSiON絶縁膜が強化され、この処理をしない場合と比較してリーク電流を1/10（n型が0.0129A/cm2、p型が0.0035A/cm2）に抑えることができたという。 図1　p型トランジスタの断面写真 窒素アニールによってハフニウム（Hf）の結合を強化する。1000℃の熱処理が行われても、ハフニウムの拡散が抑制される（提供：ルネサス テクノロジ）。 　一方、n型トランジスタではフェルミレベルピンニングの影響が小さいことから、従来のプロセス技術に比べてより高濃度のリンを含むポリシリコンゲートを採用することでフェルミレベルピンニングによるゲート空乏化を抑制した。加えてn型トランジスタにはダメージの少ないエッチング技術を用いる。製造工程上、n/p型の両ゲート電極に窒化チタンの層が形成されるが、n型トランジスタに窒化チタンの膜は不要である。従って、窒化チタン膜の形成後にn型トランジスタ部分から窒化チタンを除去する必要がある。その際、HfSiON絶縁膜を傷つけてしまうと、リーク電流の増加や信頼性の低下などの問題が発生する。これに対しては、プラズマエッチングと液体エッチングを組み合わせ、その割合を調整することで絶縁膜に対するダメージを抑える。その結果、エッチング処理なしの場合と同等の絶縁膜を作成することが可能になった。 　このように、CMISトランジスタは、窒化チタンを用いたp型ゲート電極と高濃度のリンドープによるn型ゲート電極によって構成される。その製造工程は図2のようなものとなる。この工程は従来のポリシリコンゲート電極の製造工程と比較して、フッ素の注入と窒化チタン膜の形成プロセスを追加するだけで実現できる。加えて、従来のポリシリコンゲート電極製造工程ではn型とp型のゲート電極にそれぞれ別の不純物をドーピングするが、このハイブリッドゲート構造では、n/p型ゲート電極の両方にn型ドープポリシリコンを使用する。その結果、従来の工程と同じマスク枚数で済むという。 図2　CMISトランジスタの製造工程（提供：ルネサス テクノロジ） 　同社で先端デバイス開発部先端ロジック要素グループのグループマネージャを務める尾田秀一氏は、「この技術により40nmのトランジスタを試作した結果、オン電流はn型が620μA/μm、p型が360μA/μmと世界最高レベルの高い駆動能力を達成した。加えて、この製造技術は、高性能、低消費電力、低コストなSoC（system on chip）の実現を進めるものとして期待できる」と述べる。 　この技術は、主に低消費電力と高性能が要求される携帯電話機や携帯型デジタルAV機器用途をターゲットとする。45nmプロセス以降に適用し、量産時期は2008年を目標にしているという。 アルミニウム界面偏析による製造工程の簡素化 　東芝が発表したのは、n型トランジスタのNi-FUSIゲート電極部にアルミニウムイオンを注入し、閾値電圧を低下させる技術だ。従来のデュアルメタルゲート型トランジスタと比較して製造工程が簡単で、さらにトランジスタの閾値電圧を下げることができるという。 　メタルゲート電極の形成方法の1つは、上述したルネサス テクノロジの例のように、絶縁膜とゲート電極の接触部分を一部だけメタル化する手法である。それ以外に、Ni-FUSIによってゲート電極全体をメタル化することでも実現できる。このNi-FUSIゲート電極は、従来のシリコンゲート電極上部にニッケルの膜を形成した後、熱処理によってシリコンとニッケルの合金を作るというものである。この方法により、ゲート電極をメタル化することができる。 　この技術には2つのメリットがある。1つは、ニッケルとシリコンの組成を変えることで仕事関数を調整できることだ。もう1つは、ニッケルシリサイドは既存プロセス技術で利用されているため、製造工程への導入が比較的簡単なことである。こうしたことから、High-k絶縁膜を使用する場合のメタルゲート電極形成技術として有力視されている。 図3　Ni-FUSIとHfSiON絶縁膜上の仕事関数（提供：東芝） 　ただし、Ni-FUSIゲート電極には、実用化に向けていくつかの課題がある。まず、Ni-FUSIの仕事関数は組成変更により調整できるが、その調整可能範囲が狭い。そのため、従来のn/p型ポリシリコンゲート電極の仕事関数のレベルを実現できない（図3）。もう1つの課題は、n型トランジスタのゲート電極に適したNiSi2形成には、650℃以上での熱処理が必要だが、この650℃という高い温度により絶縁膜がダメージを受け、トランジスタ性能が劣化してしまうことだ。さらに、n/p型トランジスタのゲート電極それぞれに適した組成のNi-FUSIゲート電極を形成する製造工程が複雑だという課題もある。 　以上の課題を踏まえ、東芝はアルミニウム界面偏析を利用した製造工程を提案し、同偏析の実現可能性を確認したという報告を行った。 　アルミニウム界面偏析とは、アルミニウムをNi-FUSIゲート電極とHfSiON絶縁膜間に析出させることである。これは、アルミニウムイオンをゲートに注入した後に低温処理（500℃）することで実現できる。このアルミニウム界面偏析を利用してゲート電極部を試作した結果、ゲート電極とHigh-k絶縁膜の間に約1nmの厚さでアルミニウムの層が形成された（図4）。加えて、仕事関数が、NiSi2の4.4eVよりも低い4.27eVとなり、閾値電圧を0.1V下げることができた。 図4　アルミニウム界面偏析を利用したゲート電極 アルミニウム界面偏析を施したゲート電極におけるNi-FUSI/HfSiON界面の断面解析結果。中央の白い筋が界面偏析したアルミニウム（提供：東芝）。 　アルミニウム界面偏析を利用した製造工程では、n型とp型トランジスタのゲート電極の両方にNi-FUSI組成を用いた。次にn型トランジスタゲート電極にだけアルミニウムを注入する。それぞれ異なる組成のゲート電極を形成することにより製造工程が簡素化され、熱処理を低温化できるという利点がある。 　東芝 LSI基板ラボラトリの土屋義規氏は「アルミニウム界面偏析技術により、閾値電圧を低下させることと、製造工程の簡素化を行うことが可能になる。この技術により、Ni-FUSIゲート電極の実用化に近づくことができた」と述べた。 　同社はNi-FUSIゲート電極とHfSiON絶縁膜の組み合わせをテクノロジノードが32nmのプロセスに適用する予定である。2010年の実用化を目標にしている。 （小野 明久）

Advertisement